

(19) Korean Intellectual Property Office (KR)
(12) Unexamined Patent Gazette (A)(51) Int. Cl.[illegible]
G 02 F 1/1343

(11) Publication No. (without Examination): Patent 1999-0047242

(43) Date of Publication (without Examination): July 5, 1999

(21) Application No.: 10-1997-0065573

(22) Application Date: December 3, 1997

(71) Applicant(s): [illegible, possibly: Jong-ung Yun], Samsung Electronics Corporation (#416 Maetan 3-dong, Paldal-gu, Suwon-si Gyeonggi-do)

(72) Inventor(s): Jin-ho Song (#604-2101 Mirae Town, Hyojachon, Seohyeon-dong, Bundang-gu, Seongnam-si, Gyeonggi-do); Hyeong-gon Lee (#2-708 Cheongsil Apartments, #633 Daechi-dong, Gangnam-gu, Seoul-teukbyeol)

(74) Agent(s): Won-ho Kim, Won-geun Kim

*Request for Examination: Filed***(54) Pixel Structure of Liquid Crystal Display Device****ABSTRACT**

The pixel structure of a liquid crystal display device according to the present invention includes: a storage electrode formed in the shape of a ring at the peripheral edge of a unit pixel region of rectangular shape; and a pixel electrode formed such that an area partially overlapping and an area completely overlapping with the storage electrode are symmetrical with respect to the diagonal direction of the pixel region. Here, the area of the section where the pixel electrode completely overlaps with the storage electrode is identical with that of the section where the pixel electrode overlaps partially with the storage electrode. With such a pixel structure, a specific storage capacitance is formed even if the pixel electrode and storage electrode are misaligned. To minimize any disclination region occurring as a result of rubbing, the rubbing process preferably begins in the section of complete overlap, with the remaining area made to overlap partially to minimize parasitic capacitances occurring between the pixel electrode and data line.

REPRESENTATIVE DRAWING*Fig. 3***SPECIFICATION****BRIEF DESCRIPTION OF THE DRAWINGS**

Figs. 1 and 2 illustrate the unit pixel structure of a liquid crystal display device using double gate lines according to the prior art. Figs. 3 and 4 are plane views illustrating the unit pixel structure of a liquid crystal display device according to an embodiment of the present invention.

Figs. 5 and 6 are plane views illustrating the structure of a thin film transistor substrate in a liquid crystal display device according to an embodiment of the present invention.

DETAILED DESCRIPTION OF THE INVENTION**OBJECT OF THE INVENTION****TECHNICAL FIELD OF THE INVENTION AND PRIOR ART**

The present invention relates to the unit pixel structure of a liquid crystal display device, and more specifically, to the unit pixel structure of a display device that uses double gate lines to form storage capacitance.

Generally, a liquid crystal display device has a display region comprising a set of unit pixels with a plurality of pixel electrodes, which perform display operations, formed in each unit pixel, and these pixel electrodes are driven by a signal applied through wiring. The wiring defines a unit pixel region by the intersection of gate and data lines. A scan signal is applied to the gate line to control a data signal applied to the pixel electrode through the data line.

When driving this type of liquid crystal display device, a storage capacitor is needed to store the data signal applied to each pixel electrode until the next data signal is applied. This is achieved by overlapping the pixel electrode and storage electrode. Methods of forming such a storage electrode are divided into front-end gate and independent wiring methods.

With the front-end gate method, storage capacitors are formed by using the medium of an insulating layer to cause the pixel electrode formed in each pixel to overlap with the gate line of its neighboring pixel line.

1. Claims 1-10 of the invention of this application concern a TFT-LCD device that is characterized in that it includes picture elements, scan lines, and data lines, and each picture element consists of an electrically conductive material, is electrically connected to a picture element electrode, and further includes a shielding member that extends along the periphery of the picture element electrode; this can easily be invented, without any difficulty in technical composition, by a person who has the usual knowledge in the field of technology to which this invention belongs, from the technology of Korean unexamined patent 1999-47242 (July 5, 1999; hereafter referred to as cited invention 1), in its detailed description and drawings, for minimizing the parasitic capacitance that arises between picture element electrodes and data lines in order to form a ring-shaped protective electrode around the rectangular unit picture element region referred to in the claims, and from the technical content of Korean unexamined patent 1994-24468 (November 18, 1994; hereafter referred to as cited invention 2), in its detailed description and drawings, concerning a liquid crystal display device, etc. for reducing the parasitic capacitance between picture element electrodes and nearby scan lines and signal lines, having shield electrodes that shield against static electricity, set up so that they partially overlap the part around the picture element electrode and overlap the scan line, the signal line, or both (Patent Law, article 29, paragraph 2).

특1999-0047242

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁹
G02F 1/1343

(11) 공개번호 특1999-0047242
(43) 공개일자 1999년07월05일

(21) 출원번호	10-1997-0065573
(22) 출원일자	1997년12월03일
(71) 출원인	삼성전자 주식회사 윤종용 경기도 수원시 팔달구 매탄3동 416
(72) 발명자	송진호 경기도 성남시 분당구 서현동 효자촌 미래타운 604동 2101호 이형곤 서울특별시 강남구 대치동 633번지 청실아파트 2동 708호
(74) 대리인	김원호, 김원근

심사청구 : 없음

(54) 액정 표시 장치의 화소 구조

요약

본 발명에 따른 액정 표시 장치의 화소 구조는 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 유지 전극이 형성되어 있고, 유지 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 화소 영역의 대각선 방향으로 대칭인 화소 전극이 형성되어 있다. 여기서, 유지 전극과 화소 전극이 완전히 중첩된 부분과 부분적으로 중첩된 부분의 면적은 서로 동일하다. 이러한 화소 구조에서는 화소 전극과 유지 전극이 오정렬되더라도 일정한 유지 용량이 형성된다. 러빙으로 인하여 발생하는 디스클리네이션 영역을 최소화하기 위해 러빙은 완전히 중첩된 부분에서 시작하는 것이 좋으며, 나머지 부분은 부분적으로 중첩되도록 하여 화소 전극과 데이터선 사이에서 발생하는 기생 용량을 최소화한다.

도표도

도3

평면도

도면의 간단한 설명

도 1 및 도 2는 종래의 기술에 따른 이중 게이트선을 이용하는 액정 표시 장치의 단위 화소 구조를 도시한 도면이고,

도 3 및 도 4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 도시한 평면도이고,

도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치의 단위 화소 구조에 것으로서, 더욱 상세하게는, 이중으로 게이트선을 이용하여 유지 용량을 형성하는 표시 장치의 단위 화소 구조에 관한 것이다.

일반적으로 액정 표시 장치는 단위 화소의 집합으로 이루어진 표시 영역에 표시 동작을 하는 다수의 화소 전극이 각각의 단위 화소에 형성되어 있으며, 이 화소 전극들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 게이트선에는 주사 신호가 인가되어 데이터선을 통하여 화소 전극에 인가되는 데이터 신호를 제어한다.

이러한 액정 표시 장치를 구동할 때, 각각의 화소 전극에 인가된 데이터 신호를 다음 데이터 신호가 인가될 때까지 유지하기 위하여 유지 축전기가 필요하며, 이는 화소 전극과 유지 전극(storage electrode)의 중첩으로 이루어진다. 이러한 유지 전극을 형성하는 방법에 따라 전단 게이트 방식, 독립 배선 방식으로 구분된다.

전단 게이트 방식은 각각의 화소에 형성되어 있는 화소 전극을 이웃하는 화소 행의 게이트선과 절연막을 매개로 중첩되도록 형성하여 유지 축전기를 형성하는 방법이다.

이러한 전단 게이트 방식 중에서 게이트선을 이중으로 형성하고, 이들을 화소 영역의 둘레에서 연결하여 링(ring) 형태로 형성하고 화소 전극의 가장자리 부분과 중첩되도록 하는 게이트 링 방식이 개발되었다. 이러한 방식은 게이트선의 단선을 방지하는 장점을 가지고 있다.

이러한 게이트 링 방식은 유지 전극인 게이트 링과 화소 전극이 중첩되는 정도에 따라 완전 중첩 방식과 부분 중첩 방식으로 나눌 수 있다.

그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 완전 중첩 방식과 부분 중첩 방식에 대하여 더욱 자세하게 알아보면 다음과 같다.

도 1 및 도 2는 종래의 기술에 따른 부분 중첩 방식 및 완전 중첩 방식의 액정 표시 장치에서 단위 화소의 구조를 개략적으로 도시한 도면이다.

여기서, 선(A)은 단면을 나타내는 선이다.

도 1 및 도 2에서 보는 바와 같이, 기판(1) 위 단위 화소 영역(P)에 링의 형태로 유지 전극(3)이 형성되어 있고, 유지 전극(3)을 덮는 게이트 절연막(5)이 형성되어 있으며, 그 위에 가장자리 부분이 유지 전극(3)과 중첩되어 있는 화소 전극(7)이 형성되어 있다. 그리고 기판(1)의 상부에는 보호막(9)이 형성되어 있다.

도 1에서 나타낸 바와 같이, 부분 중첩 방식에서는 화소 전극(7)이 유지 전극(3)의 일부만을 덮고 있으며, 도 2에서 나타낸 것처럼 완전 중첩 방식에서는 화소 전극(7)이 유지 전극(3) 전체를 덮고 있다.

완전 중첩 방식을 사용하면 사진 공정에서 유지 전극(3)과 화소 전극(7)의 오정렬(misalign)이 발생하더라도 균일한 유지 용량을 얻을 수 있으며, 유지 전극(3)이 화소 전극(7)에 의하여 전부 가려져 있으므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의하여 발생하는 기생 용량을 배제할 수 있다. 그러나, 유지 전극(3)과 화소 전극(7)이 중첩되는 면적이 크고 이에 따라 유지 용량이 크기 때문에 유지 전극을 통하여 흐르는 게이트 신호의 지연(delay)이 증가한다. 또한, 화소 전극(7)은 유지 전극(3)의 옆에 위치하는 데이터선과 상대적으로 가깝기 때문에 데이터선과 화소 전극(7)의 커플링(coupling)이 발생하여 기생 용량이 크다. 이러한 기생 용량을 줄이기 위해 화소 전극과 데이터선의 간격을 넓게 할 경우 개구율이 감소하는 단점이 있다.

부분 중첩 방식은 완전 중첩 방식과 반대의 장단점을 가진다. 즉, 화소 전극(7)과 유지 전극(3)의 중첩 면적이 작기 때문에 유지 용량을 작게 할 수 있으며, 이에 따라 게이트 신호의 지연을 감소할 수 있다. 또한, 데이터선과 화소 전극(7)의 커플링으로 인한 기생 용량이 상대적으로 작다. 그러나, 화소 전극이 유지 전극을 완전히 덮지 못하므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의한 기생 용량이 발생하여 게이트 신호의 지연이 발생한다. 또한, 통상적으로 화소 영역의 러빙(rubbing) 방향 쪽에서 발생하는 디스클리네이션 영역(disclination region)을 방지하기 위하여 좌우 비대칭적인 화소 구조를 적용할 수밖에 없으므로 제품 사양을 미원화하는 단점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 단점들을 해결하기 위한 것으로서, 최적의 유지 용량을 균일하게 하는 유지 전극과 화소 전극의 패턴을 제공하여 제품의 특성을 향상시키는데 있다.

발명의 구성 및 작용

본 발명에 따른 액정 표시 장치의 화소 구조에는 단위 화소 영역에 화소 전극 및 화소 전극의 가장자리 둘레에 링 모양의 유지 전극이 중첩되어 있다. 이때, 유지 전극의 서로 마주하는 일부는 화소 전극과 완전히 중첩되어 있으며, 나머지 서로 마주하는 일부는 화소 전극과 부분적으로 중첩되어 있다.

여기서, 유지 전극과 완전히 중첩되는 부분에서 부분적으로 중첩되는 부분으로 전환되는 부분에서 화소 전극의 경계선과 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일하게 형성되어 있다.

또한, 부분적으로 중첩되는 면적과 완전히 중첩되는 면적의 넓이는 동일하게 형성되어 있다.

이러한 화소 구조에서, 완전히 중첩되는 부분은 러빙(rubbing)이 시작되는 방향과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 박막 트랜지스터와 같은 스위칭 소자를 사용하는 경우에 스위칭 소자는 러빙이 시작되는 위치에 형성하는 것이 바람직하다.

이러한 액정 표시 장치의 화소 구조에서는 최적의 유지 용량이 유지되도록 형성된 화소 전극과 유지 전극이 오정렬되더라도 부분적으로 중첩되는 부분이 완전히 중첩되는 부분으로 전환되거나 완전히 중첩된 부분이 부분적으로 중첩된 부분으로 전환되거나 또는 서로 마주하며 부분적으로 중첩된 부분에서 유지 전극과 화소 전극이 중첩된 면적이 상호 보상되므로 화소 영역에서 형성되는 유지 용량은 균일하게 된다.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 화소 구조의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 3 및 도 4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 개략적으로 도시한 배치도이다.

도 3 및 도 4에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 단위 화소 구조는 사각형 모양의 단위 화소 영역(P)의 가장자리 둘레에 링 모양 유지 전극(30)이 형성되어 있다. 또한, 화소 영역(P)의 대각선 방향으로 서로 마주하며 유지 전극(30)과 부분적으로 중첩되어 있는 두 부분(A1, A2)이 있으며, 나머지 유지 전극(30)과 완전히 중첩되어 있는 두 부분(B1, B2)이 있는 화소 전극(70)이 화소 영역(P)의 전면에서 형성되어 있다.

이때, 도 3에서는 유지 전극(30)이 균일한 폭으로 형성되어 있으며, 화소 전극(70)은 부분적으로 중첩되

는 부분(A1, A2)에 완전히 중첩되는 부분(B1, B2)으로 전환될 때 유지 전극(30)이 완전히 중첩되도록 돌출되어 있다.

다음, 도 4에서 화소 전극(70)은 도 3과 동일하게 형성되어 있으며, 유지 전극(30)은 화소 전극(70)과 완전히 중첩되는 부분(B1, B2)에서 다른 부분보다 좁은 폭으로 형성되어 있다. 이는 완전 중첩 방식이 적용되는 부분에서 형성되는 유지 용량을 최소화하기 위한 것이다.

이러한 화소 구조에서 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(B1, B2)은 회전 대칭이다.

또한, 유지 전극(30)과 화소 전극(70)이 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분에서 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)이 만드는 네 개의 각(α)은 모두 동일하게 형성되어 있다. 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분을 제외한 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하게 형성되어 있다.

따라서, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 화소 전극(70)과 유지 전극(30)이 화살표 방향($\leftrightarrow, \updownarrow$)으로 오정렬되더라도 유지 용량이 형성되는 화소 전극(70)과 유지 전극(30)이 중첩되는 면적은 일정하게 유지된다. 즉, 화소 전극(70)과 유지 전극(30)이 오정렬되어 부분적으로 중첩되는 부분(A1, A2)과 완전히 중첩되는 부분(B1, B2)이 서로 전환될 때 서로 대응하는 부분(A1:A2 및 B1:B2)에서 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2) 각각 서로 동일한 면적으로 보상된다. 또한, 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 서로 마주하는 부분적으로 중첩된 두 부분(A1, A2)은 동일한 면적으로 보상된다.

결국, 이러한 구조는, 화소 전극(70)과 유지 전극(30)이 중첩되는 면적을 최적으로 설계한다면, 종래의 기술에서 언급한 완전 중첩 방식과 부분 중첩 방식이 가지는 유지 용량에 관한 장점을 모두 가질 수 있다.

이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 이들이 서로 중첩되는 면적을 동일하게 유지된다면, 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2)의 각각 두 부분은 포개지는 대칭이 아닐 수도 있으며, 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하지 않을 수도 있으며, 경계선(C1, C2)이 만드는 각(α) 및 부분적으로 중첩되는 면적과 완전히 중첩되는 면적이 동일하지 않을 수도 있다.

단, 오정렬의 범위는 화소 전극(70)과 유지 전극(30)의 경계선(C2)이 만나지 않는 범위이다.

여기서, 완전히 중첩되는 부분(B1, B2)은 화소 영역(P)에서 러빙이 시작되는 방향(R, \searrow)과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 러빙이 시작되는 부분에 박막 트랜지스터(TFT)와 같은 스위칭 소자를 형성하는 것이 바람직하다.

왜냐하면, 통상적으로 러빙이 시작되는 방향에서 디스클리네이션 영역이 발생하여 빛샘 현상이 발생하는 데, 이를 최소화하기 위해서는 화소 전극(70)을 화소 영역(P)의 최외각 부분까지 형성하는 것이 유리하기 때문이다.

이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 러빙이 시작 또는 종결되는 부분에만 완전 중첩 방식을 적용하고, 나머지 부분을 부분 중첩 방식을 적용하고 있으므로 화소 전극(70)과 데이터선 사이의 커플링에 의한 기생 용량을 최소화할 수 있다.

본 발명에 따른 액정 표시 장치의 화소 구조는 제품 사양의 변경으로 액정 표시 장치의 패널을 180° 회전 시킬 경우에도 대각선에 대하여 대칭적인 구조를 가지므로 러빙 방향만 변경하면 된다.

다음의 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대하여 상세하게 살펴보면 다음과 같다.

도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.

도 5 및 도 6에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 기판은 투명한 절연 기판(10) 위에 다수의 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터선(40)이 세로 방향으로 형성되어 있다. 게이트선(20)과 데이터선(40)이 교차하는 부분에는 게이트선(20)과 연결되어 있는 게이트 전극(21), 데이터선(40)과 연결되어 있는 소스 전극(41) 및 이웃하는 화소 영역(P)에서 돌출되어 형성된 화소 전극(70)의 분지(71)와 접촉 구멍(80)을 통하여 연결되어 있는 드레인 전극(42)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 또한 각각의 화소 영역(P)에는 게이트선(20)의 일부를 한 번으로 하고, 화소 영역(P)의 둘레에 화소 전극(70)의 가장자리 부분과 중첩되어 있는 유지 전극(30)이 형성되어 있다. 여기서, 화소 전극(70)과 유지 전극(30)은 절연되어 있으며, 이로 인하여 두 전극(30, 70) 사이에서는 유지 용량이 형성된다.

각각의 화소 구조를 보면, 도 5 및 도 6은 도 3 및 도 4와 각각 유사하다. 화소 영역(P)의 대각선 방향으로 서로 마주하는 두 부분(A1, A2)은 유지 전극(30)과 화소 전극(70)과 부분적으로 중첩되어 있으며, 다른 두 부분(B1, B2)은 유지 전극(30)은 화소 전극(70)과 완전히 중첩되어 있으나, 박막 트랜지스터(TFT)가 형성되어 있는 부분에는 화소 전극(70)이 형성되어 있지 않으며, 화소 전극(70)의 분지(71)의 일부도 유지 전극(30)과 중첩되어 있다.

이러한 본 발명에 따른 박막 트랜지스터 기판의 구조에서는 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(B1, B2)은 대칭이 아니다. 그렇다면이라도 오정렬로 인하여 유지 전극(30)과 화소 전극(70)의 완전히 중첩되는 부분(B1, B2)과 부분적으로 중첩되는 부분(A1, A2)이 서로 전환될 때, 중첩되는 면적(A1, A2, B1, B2)의 합이 일정하도록 설계하는 것은 어렵지 않다.

단, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서, 오정렬이 가능한 범위는 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)이 만나지 않는 범위 안에서 설계해야 한다.

발명의 효과

따라서 본 발명에 따른 액정 표시 장치의 화소 구조는 완전 중첩 방식과 부분 중첩 방식을 보상적으로 형성함으로써, 최적의 유지 용량을 균일하게 형성할 수 있으며, 화소 전극과 유지 전극의 오정렬에 의한 불량을 제거할 수 있다. 또한 디스클리네이션이 발생하는 부분은 완전 중첩 방식이며 나머지 부분은 부분 중첩 방식을 채택하여 빛샘 현상을 최소화하고, 화소 전극과 데이터선의 커플링에 의한 기생 용량을 최소화할 수 있다.

(57) 청구의 범위

- 청구항 1.** 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 제1 전극, 상기 화소 영역에 형성되어 상기 제1 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 상기 화소 영역의 대각선 방향에 대하여 회전 대칭인 제2 전극을 포함하는 표시 장치의 화소 구조.
- 청구항 2.** 제1항에서, 상기 제2 전극은 데이터 신호가 인가되는 화소 전극이며, 상기 제1 전극은 상기 제2 전극과 중첩되어 유지 용량을 형성하는 유지 전극인 표시 장치의 화소 구조.
- 청구항 3.** 제2항에서, 상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 표시 장치의 화소 구조.
- 청구항 4.** 제3항에서, 상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 표시 장치의 화소 구조.
- 청구항 5.** 제4항에서, 상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 표시 장치의 화소 구조.
- 청구항 6.** 제5항에서, 상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 표시 장치의 화소 구조.
- 청구항 7.** 제6항에서, 상기 유지 전극은 균일한 폭으로 형성되어 있는 표시 장치의 화소 구조.
- 청구항 8.** 제6항에서, 상기 유지 전극은 불균일한 폭으로 형성되어 있는 표시 장치의 화소 구조.
- 청구항 9.** 제8항에서, 상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 표시 장치의 화소 구조.
- 청구항 10.** 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극, 상기 화소 영역에 형성되어 상기 화소 영역의 대각선 방향으로 서로 마주하는 일부는 상기 유지 전극과 부분적으로 중첩되어 있고 다른 대각선 방향으로 서로 마주하는 다른 일부는 상기 유지 전극과 완전히 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치의 화소 구조.
- 청구항 11.** 제10항에서, 상기 화소 전극과 상기 유지 전극이 중첩되는 면적은 상기 대각선 방향에 대하여 회전 대칭인 액정 표시 장치의 화소 구조.
- 청구항 12.** 제11항에서, 상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치의 화소 구조.
- 청구항 13.** 제12항에서, 상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치의 화소 구조.
- 청구항 14.** 제13항에서, 상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치의 화소 구조.

청구항 15. 제14항에서,

상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치의 화소 구조.

청구항 16. 제15항에서,

상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.

청구항 17. 제15항에서,

상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.

청구항 18. 제17항에서,

상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치의 화소 구조.

청구항 19. 투명한 절연 기판,

상기 기판 위에 형성되어 있는 게이트선,

상기 게이트선과 교차하여 사각형의 화소 영역을 정의하는 데이터선,

상기 게이트선과 연결되어 있으며, 상기 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극,

상기 데이터선과 연결되어 있으며, 상기 화소 영역에 형성되어 상기 유지 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 상기 화소 영역의 대각선 방향에 대하여 회전 대칭인 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 20. 제19항에서,

상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선의 분지인 게이트 전극, 상기 데이터선의 분지인 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 21. 제20항에서,

상기 박막 트랜지스터는 상기 완전히 중첩되는 부분과 상기 부분적으로 중첩되어 있는 부분 사이에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 22. 제21항에서,

상기 박막 트랜지스터 기판은 상기 완전히 중첩된 부분에서 러빙이 시작되는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 23. 제22항에서,

상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 24. 제23항에서,

상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 25. 제24항에서,

상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 26. 제25항에서,

상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 27. 제26항에서,

상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 28. 제26항에서,

상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 29. 제28항에서,

상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 30. 투명한 절연 기판,

상기 기판 위에 형성되어 있는 게이트선,

상기 게이트선과 교차하여 사각형의 화소 영역을 정의하는 데이터선,

상기 게이트선과 연결되어 있으며, 상기 화소 영역의 가장자리 둘레에 링 모양으로 형성되어 있는 유지 전극,

상기 데이터선과 연결되어 있으며, 상기 화소 영역에 형성되어 상기 화소 영역의 대각선 방향으로 서로 마주하는 일부는 상기 유지 전극과 부분적으로 중첩되어 있고 상기 방향과 다른 대각선 방향으로 서로 마주하는 다른 일부는 상기 유지 전극과 완전히 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 31. 제30항에서,

상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선의 분지인 게이트 전극, 상기 데이터선의 분지인 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 32. 제31항에서,

상기 박막 트랜지스터는 상기 완전히 중첩되는 부분과 상기 부분적으로 중첩되는 부분 사이에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 33. 제32항에서,

상기 액정 표시 장치는 상기 완전히 중첩된 부분에서 러빙이 시작되는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 34. 제33항에서,

상기 화소 전극과 상기 유지 전극이 중첩되는 면적은 대각선 방향에 대하여 회전 대칭인 액정 표시 장치용 박막 트랜지스터 기판.

청구항 35. 제34항에서,

상기 화소 전극과 상기 유지 전극이 상기 부분적으로 중첩되는 부분의 면적과 상기 완전히 중첩되는 부분의 면적은 동일한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 36. 제35항에서,

상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 37. 제36항에서,

상기 완전히 중첩되는 부분에서 상기 부분적으로 중첩되는 부분으로 전환되는 상기 화소 전극의 경계선과 상기 유지 전극의 바깥쪽 경계선을 제외한 상기 화소 전극 및 상기 유지 전극의 경계선은 서로 평행한 액정 표시 장치용 박막 트랜지스터 기판.

청구항 38. 제37항에서,

상기 완전히 중첩되는 부분에서 상기 화소 전극은 돌출되어 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 39. 제38항에서,

상기 유지 전극은 균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 40. 제38항에서,


상기 유지 전극은 불균일한 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

청구항 41. 제40항에서,


상기 유지 전극은 상기 완전히 중첩된 부분에서 다른 부분보다 좁은 폭으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.

도면


도면1




도면2




도면3



도 84



도 85



도 9

